

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-005946  
 (43)Date of publication of application : 14.01.1994

(51)Int.Cl. H01L 41/24  
 C04B 35/49  
 C04B 35/64  
 H01L 27/04  
 H01L 27/108


(21)Application number : 04-162532 (71)Applicant : ROHM CO LTD  
 (22)Date of filing : 22.06.1992 (72)Inventor : KANZAWA AKIRA

## (54) MANUFACTURE OF FERROELECTRIC THIN FILM

### (57)Abstract:

**PURPOSE:** To provide a method for manufacturing a ferroelectric thin film in which vacant oxygen lattices do not occur in a perovskite structure.

**CONSTITUTION:** A method for manufacturing a ferroelectric thin film has the step of forming a PZT thin film 9 provided on an upper surface of a platinum film 7 by a sol.gel method, and comprises the steps of coating it with sol solution twice of last two film forming steps, drying it, and sintering it at 700° C for 20 sec in an ozone atmosphere by using an RTA unit. Accordingly, radical oxygen ions are induced thereby to eliminate generation of vacant lattice of oxygen in a perovskite structure of the film 9. Further, deterioration of the thin film due to repetition of a polarization inversion of the film 9 can be suppressed.



## LEGAL STATUS

[Date of request for examination] 06.11.1998  
 [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3105080  
 [Date of registration] 01.09.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-5946

(43)公開日 平成6年(1994)1月14日

(51)Int.Cl.<sup>5</sup>

H 01 L 41/24

C 04 B 35/49

35/64

識別記号 庁内整理番号

Z

A

F I

技術表示箇所

9274-4M

H 01 L 41/22

Z

8728-4M

27/10

325 J

審査請求 未請求 請求項の数1(全5頁) 最終頁に続く

(21)出願番号

特願平4-162532

(22)出願日

平成4年(1992)6月22日

(71)出願人 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(72)発明者 神澤 公

京都府京都市右京区西院溝崎町21番地 ロ

ーム株式会社内

(74)代理人 弁理士 古谷 栄男 (外2名)



(54)【発明の名称】 強誘電体薄膜の製造方法

(57)【要約】

【目的】 ペロブスカイト構造内に酸素の空格子が生じないような強誘電体薄膜の製造方法を提供する。

【構成】 白金膜7の上面に設けられるP Z T薄膜9のゾル・ゲル法を用いた製造方法において、成膜工程のうち最後の2回ではゾル溶液を塗布し、乾燥させた後、R T A装置を用いオゾン雰囲気中700°C、20秒の条件で焼結させる。よって、ラジカルな酸素イオンが誘起されることにより、P Z T薄膜9のペロブスカイト構造内に酸素の空格子を生じさせないようにすることができます。

【効果】 P Z T薄膜9の分極反転の繰り返しによる薄膜の劣化を抑制することができる。



9 : P Z T薄膜

## 【特許請求の範囲】

【請求項1】ゾル溶液を塗布した後に焼成し成膜するゾル・ゲル法を用いた強誘電体薄膜の製造方法であって、焼成をオゾン雰囲気内で行う。

ことを特徴とする強誘電体薄膜の製造方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、ゾル・ゲル法を用いた強誘電体薄膜の製造方法に関し、その薄膜の耐久性に関する。

## 【0002】

【従来の技術】近年、残留分極性及び分極反転性を有する強誘電体薄膜を用いた半導体装置、主にメモリセルやコンデンサーが多数報告されている。

【0003】強誘電体薄膜の製造方法として、メモリセルのゲート上に形成される強誘電体薄膜の製造方法について、メモリセル2の製造工程に即して以下に説明する。図3A、B及び図4A、Bにメモリセル2の製造工程を断面構成図で示す。

【0004】図3Aに示すように、P形シリコン基板17に、熱酸化によりシリコン酸化薄膜19を形成した後に、その上面にCVD(Chemical Vapour Deposition)法により<111>配向の白金膜21を堆積させる。

【0005】なお、白金結晶は優先配向性を有する。優先配向性といふのは、下地の結晶性にかかわらず配向性を有した結晶が成長する性質をいう。従って、白金膜21も配向性に優れた結晶構造を有する。

【0006】次に、図3Bに示すように、白金膜21上面にゾル・ゲル法により強誘電体薄膜であるPZT薄膜23を形成する。なお、この白金膜21は、上述のように優先配向性を有するので配向性に優れた結晶構造を有する。従って、白金膜21は配向性に優れた下地として働き、その上面に配向性に優れたPZT結晶を成長させることができる。

【0007】ここで、ゾル・ゲル法について簡単に説明する。一般に、成膜技術としては真空蒸着法やスパッタリング法が一般的によく知られているが、これらの方法では強誘電体や圧電体のような複雑な系において組成制御が難しいといわれている。そのような背景から、近年化学的手法であるゾル・ゲル法が新しい成膜技術として応用されるようになってきた。

【0008】ゾル・ゲル法による薄膜形成では、ゾル溶液の塗布・乾燥・焼成という一連の工程を行うことにより成膜することができる。また、この一連の工程を繰り返すことにより希望膜厚の薄膜を得るようにしている。

【0009】次に、ゾル・ゲル法を用いたPZT薄膜の製造方法について詳しく述べる。まず、ゾル溶液を以下の様に調整する。Pb(CH<sub>3</sub>COO)<sub>2</sub>·3H<sub>2</sub>O(酢酸鉛三水和物)を1対5のモル比でメトキシエタノールに70°Cで溶解した後、120°Cになるまで加熱し、脱水を行

う。この溶液を90°Cまで冷却した後、PbTiO<sub>3</sub>:PbTiO<sub>3</sub>=47:53のモル比になるように所定量のチタンイソプロポキシドとジルコニウムプロポキシドを攪拌しながら加える。この溶液を125°Cまで加熱し続けて反応副生物を除去する。さらに、この溶液にPZT濃度が0.5mol/lになるようにメトキシエタノールを加え、その後PZTゾル溶液に対して2倍モルの蒸留水を添加し、部分加水分解を行った液を塗布液とする。

【0010】次に、スピンドルコート法により5000rpm·20s

10 ecの条件下で調整済のゾル溶液を塗布し、ホットプレート上で200~300°Cで乾燥した後、酸素雰囲気中650°Cで焼成する。この一連の焼成工程を複数回繰り返すことによって希望の膜厚とする。このようにして、ペロブスカイト型結晶のPZT薄膜23を形成することができる。

【0011】なお、図4Aに示すように、さらにPZT薄膜23上面にスパッタリング法により白金膜25を堆積させた後、レジストバタンをマスクにしてエッチングすることによりシリコン酸化薄膜19、白金膜21、P

20 ZT薄膜23、白金膜25を成形する。次に、図4Bに示すように、成形された白金膜25をマスクにして、ヒ素またはリンをイオン注入および熱拡散させて、n<sup>+</sup>形ドレイン層27およびn<sup>+</sup>形ソース層29を形成する。

【0012】なお、以上のようにして形成されたメモリセル2では、シリコン基板17と制御電極である白金膜25間に電界VPを印加することにより、PZT薄膜23は電界VP方向に分極し、電界VPを取り除いても分極は残留する。一方、電界VPとは反対方向の電界VQをシリコン基板17・制御電極25間に印加することに

30 より、PZT薄膜23の分極は、電界VQ方向に反転し、電界VQを取り除いても分極は残留する。従って、メモリセル2は、強誘電体薄膜の上記のような残留分極及び分極反転の性質を利用することにより、情報を記憶することができる。

## 【0013】

【発明が解決しようとする課題】しかしながら、ゾル・ゲル法を用いた従来の強誘電体薄膜の製造方法には次のような問題点があった。

【0014】一般に、強誘電性を示す絶縁体はペロブスカイト型(ABO<sub>3</sub>)結晶構造を示す。上述の方法で製造されたPZT薄膜23では、このペロブスカイト型(ABO<sub>3</sub>)結晶構造に酸素の空格子が生じることがあった。ペロブスカイト構造は、図5に示す単純立方単位格子として描くことができる。図5に示すように、陽イオン(A<sup>+</sup>)を頂点に、陽イオン(B<sup>+</sup>)を体心に、酸素イオン(O<sup>2-</sup>)を面心に有する。この酸素イオンが欠損したものを酸素の空格子という。

【0015】この空格子が白金膜21との界面付近に存在する場合、分極反転の繰り返しに伴いPZT薄膜23が劣化することとなった。上述の様に強誘電体薄膜を記

憶素子として利用している場合には、P Z T薄膜2 3の劣化による分極反転性の低下及び抗電圧の増大が問題となっていた。

【0016】よって、本発明は、上記の問題点を解決し、ペロブスカイト構造内に酸素の空格子が生じないような強誘電体薄膜の製造方法を提供することである。

#### 【0017】

【課題を解決するための手段】請求項1に係る強誘電体薄膜製造方法においては、ゾル溶液を塗布した後に焼成し成膜するゾル・ゲル法を用いた強誘電体薄膜の製造方法であって、前期焼成をオゾン雰囲気内で行うことの特徴としている。

#### 【0018】

【作用】請求項1に係る強誘電体薄膜製造方法では、オゾン雰囲気内で焼成するようにしている。

【0019】従って、ラジカルな酸素イオンが誘起されることにより、ペロブスカイト型結晶における酸素の空格子の発生を防止する。

#### 【0020】

【実施例】本発明に係る強誘電体薄膜の製造方法の一実施例として、メモリセルのゲート上に形成される強誘電体薄膜の製造方法について、メモリセル1の製造工程に即して以下に説明する。図1A、B及び図2A、Bにメモリセルの製造工程を断面構成図で示す。

【0021】図1Aに示すように、まずシリコンウエーハ3が準備される。次に、熱酸化によりシリコン酸化薄膜5を形成した後に、その上面にCVD法により<111>配向の白金膜7を堆積させる。

【0022】次に、図1Bに示すように、ゾル・ゲル法により強誘電体薄膜であるP Z T薄膜9が白金膜7上面に形成される。このゾル・ゲル法によるP Z T薄膜の形成は、以下の様に行う。

【0023】まず、3種類のゾル溶液Q、R、Tを用意する。ゾル溶液Qは、Pb : Zr : Ti = 1 : 0.58 : 0.48のモル比になるように調整される。また、ゾル溶液Rは、ゾル溶液TのPb濃度だけが5モル%上昇するよう調整される。また、ゾル溶液Tは、ゾル溶液RのPb濃度だけが5モル%上昇するよう調整される。

【0024】この実施例では、上述のようにPb濃度の異なる3種類のゾル溶液Q、R、Tを用意し、Pbが失われやすい後期の成膜工程でPbが高濃度のゾル溶液Tを用いることによりPbの喪失分を補うようにしている。

【0025】次に、スピンドルコート法により3000rpmの条件下で調整済のゾル溶液Qを塗布し、100°C、15分の条件で乾燥した後、RTA (Rapid Thermal Annealing) 装置を使用し、酸素雰囲気中750°C、20秒の条件で焼結させる。この成膜工程により、白金膜7の優れた配向性を受継いだP Z T成膜9 a (膜厚50nm程度) を形成することができる。また、この成膜工程をもう一度繰り返すことにより、白金膜7の優れた配向性を

受継いだP Z T成膜9 b (膜厚50nm程度) を形成する。上述のように、はじめから2回目までの成膜工程においては、白金膜の配向性を受継ぐことの出来るような焼成温度(750°C)を設定している。

【0026】次に、スピンドルコート法により3000rpmの条件下で調整済のゾル溶液Rを塗布し、100°C、15分の条件で乾燥した後、RTA装置を使用し、酸素雰囲気中700°C、20秒の条件で焼結させる。この成膜工程を二回を行うことにより、P Z T成膜9 c (50nm程度) 及び9 d (50nm程度) を形成する。なお、これらの成膜工程においては、必要な成分をなるべく喪失させずに白金膜7及びP Z T成膜9 bの優れた配向性を受継ぐことができる焼成の温度(700°C)及び時間(20秒)を設定している。

【0027】次に、スピンドルコート法により3000rpmの条件下で調整済のゾル溶液Tを塗布し、100°C、15分の条件で乾燥した後、RTA装置を使用し、オゾン雰囲気中650°C、30秒の条件で焼結させる。この工程を二回行うことにより、P Z T成膜9 e (50nm程度) 及び9 f (50nm程度) を形成する。

【0028】上記2回の成膜工程を最終成膜工程とし希望膜厚とともに、上記の様にオゾン雰囲気内で焼成するようにしている。従って、P Z T薄膜9の上部にあたる成膜9 e及び9 fではペロブスカイト構造内に酸素の空格子が生じることを防止することができる。

【0029】また、この2回の成膜工程では初めの成膜工程の焼成温度(750°C)より低い焼成温度(650°C)で焼成している。従って、必要な成分を殆ど失うことなくP Z T成膜9 e及び9 fを形成することができる。また、初めの成膜工程の焼成時間(20秒)よりも長い焼成時間(30秒)で焼成しているから、焼成温度の低下による結晶化の不完全さを補うことができる。

【0030】なお、次に、図2のAに示すように上部電極11をリフトオフ法により形成した後、レジストパターンをマスクにしてエッチングすることによりシリコン酸化薄膜5、白金膜7、P Z T薄膜9、上部電極11を成形する。次に、図2のBに示すように成形された上部電極11をマスクにして、ヒ素またはリンをイオン注入および熱拡散させて、n<sup>+</sup>形ドレイン層13およびn<sup>+</sup>形ソース層15を形成する。

【0031】以上のようにして形成されたメモリセル1において、P Z T薄膜9は膜の深さ方向に対する組成判別性が良好であるとともに上部電極11との境界付近に酸素の空格子の発生を抑えることにより、P Z T薄膜9の分極反転の繰り返しによる薄膜の分極反転成の低下及び抗電圧の増大を緩和することができた。

【0032】なお、上記の実施例では、最後の2回の成膜工程においてオゾン雰囲気内で焼成するようにしているが、全ての成膜工程においてもオゾン雰囲気内で焼成してもよい。

## 【0033】


【発明の効果】請求項1に係る強誘電体薄膜製造方法では、オゾン雰囲気内で焼成するようにしている。よって、ラジカルな酸素イオンが誘起することにより、強誘電体薄膜のペロブスカイト構造内に酸素の空格子を生じさせないようにすることができる。

【0034】従って、分極反転の繰り返しによる強誘電体薄膜の劣化を抑制することができる。

## 【図面の簡単な説明】

【図1】本発明の一実施例による結晶性薄膜の製造方法 10 9 . . . P Z T薄膜

【図1】



を示す為の製造工程図である。

【図2】本発明の一実施例による結晶性薄膜の製造方法を示す為の製造工程図である。

【図3】従来の結晶性薄膜を示す為の製造工程図である。


【図4】従来の結晶性薄膜を示す為の製造工程図である。

【図5】ペロブスカイト構造を説明する為の図である。

## 【符号の説明】


10 9 . . . P Z T薄膜

【図2】




9 : P Z T薄膜


【図5】



【図3】



【図4】



フロントページの続き

(51) Int. Cl. 5

H O 1 L 27/04  
27/108

識別記号 庁内整理番号

C 8427-4M

F I

技術表示箇所